以下数据仅供参考，如有出入以实际为主
主动组件-TR,IC,DIODE
被动组件-R,C,L
半导体-TR(双极性),IC,DIODE(二极管)
电子组件分类：
1.电阻R-
阻止电流流通，产生压降零件
2.电容C-
有储存电荷之零件
3.电感L-
电感在于控制磁场及转变磁场变化，亦可储存能量
3.晶体管TR-
由两块NP型半导体即为TR,主要用于放大及衰减(讯号，电流，电压等)
4.二极管D-
将N型及P型半导体对半相接，即为二极管，用于稳压及整流
5.集成电路IC-
为一完整电子回路之芯片，内含R.C.L.TR等组件
各组件种类，功能
1.R~
陶瓷，单芯片，热敏，光敏，VR
DIP电阻(碳素皮膜电阻，碳素混合体电阻，金属皮膜电阻)
水泥电阻(线绕，陶瓷，水泥)
2.C~
电解电容ec-铝质~滤掉低频 -钽质~泸掉中，低频
陶瓷电容cc-泸掉高频
薄膜电容~金属
云母电容~泸掉中频
3.L~
硅钢片
铁粉心
4.TR~
C(接地) pnp~使讯号持续
E(接地) npn~放大讯号
C集极
B基极
E射极
5.DIODE~
6.IC~
RC电路~反向器
单晶电路~执行function功能
单晶+RC~控制function讯号
单晶+L~混波用以放大及衰减
Power放大电路~稳压及回授讯号
单晶+RCL~放大
7.振荡器
组件启动所须之频率
8.Connector
连接两组件，回路…
封装型式
1.SOT(Shrink Outline Transistor)~ TR or DIO三脚以上，脚位分在两侧，常以塑料封装，塑料带
2.PLCC(Plastic Leaded Chip Camier)~
四边J型脚，塑料主体，脚数20-84,可为正方形or矩形，主体宽由0.35”-1.15”,主用于减小机板空间(pitch 1.27mm)
3.TSSOP(Thin Small Shrink Outline Package)~
增加热效应，增加散热150%，
脚数8-80,主体3mm,4mm,6.1Mm(宽),厚0.9MM(4.4;6.1) 厚0.85(3)
pitch~0.4mm~0.65mm
4.SSOP(Small Shrink Outline Package)~
脚数8-64主体209~300mils(5.3mm~10.2mm),
pitch0.65mm~1.27mm
脚宽(0.2m~0.34mm),增加散热110%
5.SOP(Shrink Outline Package)~
Pitch 1.27mm
6.SOJ~J型脚
脚宽(0.33mm~0.51mm)
7.TSOP(Thin Small Outline Package)~
比较薄，厚度1.0mm,pitch 0.5mm~1.27mm
8.CQFP(Ceramic Quad Flat Pack)~
陶瓷材质，脚数14~304,pitch 15.7mils~50,盖子接缝于400度~460度处理
9.LCC(Leadless Ceramic Crrier)~
陶瓷材质，以pad取代lead, picth 1.0mm~1.27mm 脚数16~84
10.BQFP(Bumpered Quad Flat Pack)~
在四周有缓冲槽杆，pitch 0.636mm(25mil)
11.QFP(Plastic Quad Flat Pack)~
Pitch 0.4mm~1mm 厚2mm以上
12.LQFP(Low Profile Quad Flat Pack)~
比较薄1.4mm footprint 2.0mm 脚数32~256
bodysize 5x5m~28x28mm pitch0.3mm~0.65mm
13.FC(Flip Chip)
14.FC CSP(Flip Chip CSP)~
将fc以CSP方式处理
15.CBGA(Ceramic Ball Grid Array)~
以陶瓷为基底，环气胶or金属盖，接缝封胶，锡球90Pb/10Sn
本体15mm-32.5mm, pitch 1.27mm
16.PBGA(Plastic Ball Grid Array)~
改善热效应，增大SMT可靠度， pitch 1.0mm以上，球63/37 SnPb
1.0mm<=>球径0.5mm; 0.63 mm;1.27mm-->球径0.76mm
1.5mm-->球径0.76mm,本体13mm~45mm
17.CSP(Chip Scale Package)
球径0.3mm pitch 0.5mm
18.MLF(Micro Lead Frame)
19.μBGA
Pitch0.5-0.8 球径0.3
联系我们
扫一扫，关注泰姆瑞微信
走进泰姆瑞 
资讯中心
相关产品推荐
